Week 10
Weekly Labs
30%
基于电路仿真与实机验证的实验
Course decision
选课先看
先看考核重心、截止节奏和入门要求，再决定这门课是否适合你的学期安排。
考核总权重
100%
3 项考核
最高单项
50%
Final Exam
期末考试
有
以官方 outline 为准
Hurdle
1 项
需要单独满足
Deadline map
考核时间线
按截止周排列作业节点；持续考核会保留在下方完整考核结构中。
Week 10
Lab Exam
20%
现场电路设计与排错考试
Week 11
Final Exam
50%
综合理论考试
Syllabus
每周大纲
默认只展示每周独有的知识重点；节奏、考核、Tutorial 和避坑信息按需展开。
- 1
数制与编码
二进制、十六进制，补码运算，BCD 编码
- 2
布尔代数与逻辑门
逻辑运算，K 映射化简，门电路基础
- 3
组合逻辑 (1)
比较器，译码器，编码器设计
- 4
组合逻辑 (2)
算术逻辑单元 (ALU)，多路选择器应用
- 5
时序逻辑基础
锁存器，各类触发器 (D, JK, T) 及其特性
- 6
灵活性周 (Flex Week)
无新内容
- 7
寄存器与计数器
同步与异步计数器设计，移位寄存器
- 8
有限状态机 (FSM)
Mealy 与 Moore 模型，状态转换图与表
- 9
硬件描述语言 (VHDL)
并发与顺序语句，实体与架构建模
- 10
数字系统集成与复习
存储器接口，FPGA 流程回顾
Assessment
考核结构
Weekly Labs
基于电路仿真与实机验证的实验
30%
Week 10
Lab Exam
现场电路设计与排错考试
20%
Week 10
Final ExamHurdle
综合理论考试
需达到 40% 分数
50%
Week 11
Assignments
作业详情
Design Task
设计并仿真一个具有复杂逻辑的数字控制模块（如数字时钟或简易计算引擎）
重点: 状态机设计, 逻辑最简化
要求:需提交完整的 VHDL 代码和仿真波形图
⏱ 预计 25 小时
From Seniors
学长留下的
基础信息谁都查得到,真正值钱的是过来人的经验。
学姐说
比你早一年的学长留下的真实经验 —— ChatGPT 给不了。
这门课还没有学长经验,你可以是第一个 —— 注册后在课内分享。
往年考点 / 踩坑
这门课暂无往年考点记录。
毕业生去向(整体)
下面是匠人学院毕业生整体去过的公司分布(来自脱敏校友证言)。这是全平台的总体去向,不代表选这门课的人一定去这些公司。
统计自 317 份脱敏校友证言
Deloitte
6 位校友岗位:Graduate Program · Graduate Consulting · Platform Engineer · Web developer · Platform engineer
Zerologix
4 位校友岗位:Frontend Dev · junior frontend developer · Front-end Developer · Full Stack Developer
Servian
4 位校友岗位:Full-stack Developer · Data Engineer · Consultant
关于这块数据,我们说实话
雇主墙来自脱敏毕业生证言（testimonials）的整体分布，无法关联到具体学员或其所选课程；仅作为毕业生去向的总体社会证明展示。
我们没有"某位学长选了这门课、后来进了哪家公司"这种可查询的个人去向档案 —— 校友证言是脱敏的,无法关联到具体的人或他选过的课。所以这里只给整体分布,不给个人路径,不编。